克服功率密度挑战

日期:2017-03-05


作者:Jian Yin,高级应用工程经理,Intersil公司
 
 
随着电源要求继续提高和可用空间减小,系统集成商面临的挑战不断增加。创新的功率元件集成方案有助于缓和这些相对立的趋势。
嵌入式系统中的负载点对功率的需求不断上升;构成这些系统的器件——特别是FPGA、MCU、ASSP和ASIC——在晶体管层面的集成度都在增加,使得其总功率需求不断上升。这种高电流条件下多个低电压的组合,给在这些系统中进行功率分配所需的功率转换级带来了更大压力。
在集成式器件中帮助增强功能的先进工艺节点的好处并未扩展到功率级;相反,制造商需要专注于以更小封装提供更大的功率密度,尽管采用的是具有同等创新性的替代解决方案。
这当然会带来一些其自身具体和相互关联的挑战,如增加功率密度和减小总占位面积,同时改善性能。许多制造商现在的解决方法是采用模块化的器件,以负载点(POL)应用为目标。通过在模块设计中采用新方案,可以实现用一个器件一举解决功率密度、热管理及性能等问题。
 
热管理
电源模块的电-机械设计在应对热管理的整体能力中非常重要;典型的POL解决方案现在必须在小封装中拥挤的PCB板上提供100W左右的功率,尽可能靠近那些本身散热量也比较大的各种元件。使用好的封装技术能高效地将热从模块的内部元件传导至封装外表面,使其温度通过对流传热降至环境温度。
顾名思义,电源模块包含通常安装在某种基板上的诸多元件,并且已经开发出了许多封装方案,各有其独特的热特征。成熟的技术在具体领域提供许多优势;例如,采用双层PCB和平面网格阵列(LGA)封装方案的电源模块具有良好的布线效率,
因为它允许在内部元件之间进行相对简单和直接的电连接。同样成熟的替代方案在方形扁平无引线封装(QFN)上使用金属引线框架。该方案提供卓越的导热性,优于LGA方案,但代价是无法保证简单的布线;克服这个缺点是有可能的,但会增加QFN方案的成本。
不过,通过在高密度引线框架阵列(HAD)封装中结合一层导电封装基板,从而将良好导热性与布线结合于同一封装是可能的。该方案使用两个基板:中心基板和外围基板,中心部分连接元件,并为外围基板提供电隔离接触焊垫,外围基板将整体封装连接至主板。
通过接合线连接的两个基板的组合,提供类似于双层PCB的布线灵活性和单层基板的导热性。该方案已成功应用于功率密度超过1300W/in3的ISL8272M数字电源模块。
 
3D堆叠
功率转换有一个方面常常阻碍制造商和设计工程师减小器件整体外形,就是对高性能电感的需要。由于这些器件的工作基本由其物理特征决定,所以可能比较难在更小尺寸和更高性能之间做权衡。具体而言,电感通常需要有足够大的物理尺寸来提供低直流阻抗(DCR)铜损和铁损。由于空间限制而选择更小的电感对性能有负面影响,但设计工程师往往需要做出这一妥协,以便满足严格的尺寸限制。
但是,有一种方法允许以3D方式将电感垂直堆叠在其他功率元件上方,使它们具有几乎等于整体模块的占位面积。除了允许更大的电感尺寸,这样还避免了将电感与其他元件一同安装在基板上,从而减小需要的基板尺寸。结果就是能够以更小的模块尺寸实现小很多的DCR。
如图1(a)和(b)所示,这种方案的优点很明显。剖视图显示了两种技术,在图1(a)中,基板是一个多层 PCB,这提供了比单层基板更大的布线灵活性,但导热性较差。元件以传统方式安装;控制器、FET 和无源元件并排安装,这会对总尺寸造成限制,并因此限制电感在X、Y和Z轴中的尺寸。电感的形状也会给对流冷却带来限制。
 

(a)   采用多层基板和并排电感安装的电源模块结构
 

(b)   使用单层基板和3D电感集成的HDA电源模块
 
1. 两类电源模块结构的剖视图
 
相比之下,图1(b)中的示意图显示了使用3D电感堆叠的HDA封装如何提供显著的好处。使用单层基板可改善导热性而不影响布线灵活性,而通过将电感安装在其他元件上方允许使用更大的电感;从而有效地减小总占位面积和DCR。
 
数字控制
POL设计的第三个方面是实现合适的瞬态响应性能,在这个方面,数字控制已经证明能够实现这个目标。数字控制使得能够根据瞬时负载实时调整控制回路,并灵活地提供动态电压调节、频移、相降和动态配置等特性。另外它还能向系统的主处理器提供对负载点性能的洞察,从而实现对整个系统明显更大的控制。


(a)   使用先进调制器的Type III模拟补偿
 
 

(b)   使用快速采样和FIR纹波滤波器,并配有双沿调制器的数字补偿
 
2. 采用电压模式控制方法的降压转换器的模拟与数字补偿对比
 
数字控制的引入支持使用高级算法(如傅立叶变换)的数字信号处理,使得能够采用在模拟控制回路中难以或不可能采用的先进滤波器。图2(a)和图2(b)显示了这两种方案的影响。图2(a)中显示的双零双极补偿器有一个使用模拟技术实现的单极低通滤波器。图2(b)中的控制回路使用速率足够高的ADC过采样,以获得可以忽略不计的相位滞后或群延迟(采样率为n x FSW,其中n >> 1)。就回路增益和相位而言,该过采样可帮助实现与图2(a)中的补偿器具有相似频率响应的补偿器设计。另外,数字方案的优势还允许包含低延迟FIR纹波滤波器,允许完全抑制纹波的所有重复性成分,从而可以减小纹波达20dB以上,并且无显著延迟,从而允许更高的增益和更高的带宽。
从功率输送的角度看,使用本文介绍的方案有助于POL制造商解决影响系统设计的三大问题:功率密度、性能和导热性。使用这些创新技术可减少工程师面临的挑战,帮助他们克服当今系统设计的挑战。
 
参考资料:
了解有关Intersil电源模块解决方案的更多信息,请访问www.intersil.com/powermodule
 
关于作者:
Jian Yin是Intersil公司的工业电源产品高级应用工程经理。他负责开关稳压器、多市场产品(MMP)和电源模块设计与开发,以及所有客户应用支持。Yin先生拥有8项美国专利(包括正在申请的专利),并发表了超过50篇期刊文章和技术论文。加入Intersil之前,Yin先生曾在Linear Technology公司担任单片电源系统高级工程师和模块设计工程师,并设计和推出了超过9种电源模块产品。Yin先生拥有美国弗吉尼亚理工学院暨州立大学的电气工程博士学位。
 
www.intersil.com
 

订阅我们的通讯!

电子邮件地址