赋能近DUT电压感测和控制
日期：2025-07-11
一种新的互连方法有望在高功率水平下为受测半导体器件提供精确、准确的电压。
作者：Advantest开拓性研发经理James Hastings
高性能计算（HPC）和人工智能（AI）的出现对为这些应用开发的半导体器件产生了重大影响。AI和HPC芯片确实存在一些差异。AI芯片针对深度学习和神经网络处理进行了优化，可以容忍相对较低的精度，例如16位浮点。相比之下，HPC芯片具有许多高精度的核心架构，例如64位浮点。然而，它们确实有一些功能上的相似之处——例如，GPU在这两种应用程序中都有使用。但它们的一个共同特征是对不断增加的功率的需求，而晶圆厂工艺的收缩加剧了这一需求。
由于这些不断增长的电力需求，在向受测AI和HPC设备（DUT）供电方面，现状存在重大缺陷。幸运的是，Advantest正在开发一种新的互连设计方法来缓解这些缺点。
电力挑战
功率和散热趋势与晶圆厂工艺的收缩相结合，带来了三个挑战，其中两个是相互关联的。首先，芯片上的一些逻辑电路可能在短时间内具有高工作负载，因此，DUT会经历非常高的局部集中电流消耗区域，而不是看到电流均匀地分布在器件的整个焊球阵列上。局部集中的电流消耗导致了第二个挑战——局部集中散热区域，从而产生热点。使情况恶化的是，硅本身的加工操作需要额外的间歇电流，这增加了局部加热问题。
第三个挑战是，随着设备上的工作负载随时间变化，不仅在高电流水平下，而且在高di/dt速率下保持电压稳定性和电源完整性。随着功率的增加，这些挑战将变得越来越难以应对，目前的行业趋势表明，2027年每台设备的功耗将超过3千瓦。然而，随着功率和电流的增加，设备需要更严格的电压控制。
负载板与插座
到目前为止，半导体测试环境中电源完整性的驱动力取决于负载板制造商。客户要求更好的电源完整性，因此负载板供应商增加了更多的电源层和电容器，并优化了布线。但这方面的努力带来的回报正在减少。负载板供应商可能会反驳并建议更多地关注测试插座，但到目前为止，插座似乎还不是一个可行的改进目标。
图1显示了当今标准互连的局限性。如果测试仪电压参考位于互连的负载板侧，则插座引脚中的寄生损耗会降低控制和感测精度。如图所示，重新利用一些VDD和VSS引脚进行感测可能会有所帮助，但随着电流水平的增加，很少有足够的裕度来允许这种重新利用。
.jpg)
图1：插座测试仪侧有测试仪电压参考VSS Sense和VDD Sense，寄生损耗会降低电压控制
插座解决方案
Advantest公司生产负载板和插座，研究了改进电压传感和控制的方法，并开发了图1标准互连方法的替代方案。该公司已将VDD和VSS平面集成为测试插座内的导电层，如图2（顶部）所示，将它们放置在更靠近DUT的位置。这种方法可以扩展到添加多个电压轨，以实现对具有多个电压域的DUT的测试，如图2（底部）所示。通过这种方法，平面和迹线可以连接额外的VDD和VSS引脚，以在DUT覆盖区外建立开尔文连接，在这个位置，更有可能有空间容纳可以带回测试仪的额外焊盘。
.jpg)
图2：将VDD和VSS平面集成到测试插座中（顶部），开尔文连接可以放置在DUT封装外部（底部）
应该指出的是，增加带宽和奈奎斯特频率需要使用信号引脚周围具有导电屏蔽的同轴结构，该结构必须集成到插座中以满足近端串扰（NEXT）和远端串扰（FEXT）要求。此外，阻抗公差收紧，因此必须很好地控制阻抗。
图3显示了插座设计细节，左侧为接地路径和接地平面，右侧为VDD路径和VDD平面。该图还显示了DUT和测试接口单元（TIU）的接地和VDD连接以及相应的感测连接，以及高速I/O（HSIO）连接。请注意左侧HSIO引脚周围金属体的接地连接，该连接延伸到顶部的金属层，因为从引脚底部到顶部的全高屏蔽至关重要。在左侧和右侧，感测引脚都连接到DUT封装外部的负载板。
.jpg)
图3：在这个正在申请专利的设计中，接地路径以绿色（左）突出显示，而VDD路径以红色（右）突出显示
使用插座以提高电源完整性时，还有几个额外的考虑因素。插座的VDD和VSS平面在DUT附近增加了电容，并且可以添加额外的电容器，间隙电容有可能滤除电压纹波。
热挑战
标准互连也带来了热挑战。互连接触元件，如弹簧探针，通常不仅在电气上而且在热学上都是隔离的。它们对负载板的热传导较差，无法横向传播电流和热量以减轻热点。
然而，将VDD和VSS平面定位在插座中可以帮助电流和热量扩散以及精确的电压传感和控制。这些平面最有可能是铜，它既导热又导电，允许电源和接地电流在VDD和VSS平面上传播，增强了插座作为散热器的能力，并有助于散热。图4的温度等值线图比较有助于说明这种热扩散。在左侧，由于没有VDD和VSS平面，出现了一个明显的热点。在右侧，VDD和VSS平面的热点已经消散。
.jpg)
图4：标准互连往往是隔热的，可能会导致热点（左），但集成VDD和VSS平面可以减少热点（右）
一个问题是，为什么不简单地使用弹性体互连——弹性体通常具有低电感和接触电阻，从而最大限度地减少寄生损耗。然而，它们不是热的良导体，使用弹性体时，电流不能横向传播。此外，将去耦电容器与弹性体互连结合可能很困难，电压测量和控制可能会受到影响。最后，使用弹性体而不是同轴结构时，串扰会限制带宽，特别是在大间距器件的情况下。
结论
随着针对高性能计算和人工智能应用进行优化的半导体器件的出现，快速增长的功率传输要求带来了重大挑战。从电源完整性的角度来看，许多负载板设计几乎已经完全优化，因此人们的注意力转向了测试插座。构建一个具有集成VDD和VSS平面和其他电路的插座可以缓解几个挑战：它可以在不牺牲引脚的情况下在DUT附近进行电压感测，它可以在互连的整个长度上保持同轴屏蔽，它可以将电流和热量从局部热点扩散出去，并且可以添加嵌入式电容以进一步缓解瞬态。Advantest目前正在完善这种方法，并正在寻找合作伙伴为其AI和HPC设备构建和评估解决方案。
www.advantest.com
作者：Advantest开拓性研发经理James Hastings
高性能计算（HPC）和人工智能（AI）的出现对为这些应用开发的半导体器件产生了重大影响。AI和HPC芯片确实存在一些差异。AI芯片针对深度学习和神经网络处理进行了优化，可以容忍相对较低的精度，例如16位浮点。相比之下，HPC芯片具有许多高精度的核心架构，例如64位浮点。然而，它们确实有一些功能上的相似之处——例如，GPU在这两种应用程序中都有使用。但它们的一个共同特征是对不断增加的功率的需求，而晶圆厂工艺的收缩加剧了这一需求。
由于这些不断增长的电力需求，在向受测AI和HPC设备（DUT）供电方面，现状存在重大缺陷。幸运的是，Advantest正在开发一种新的互连设计方法来缓解这些缺点。
电力挑战
功率和散热趋势与晶圆厂工艺的收缩相结合，带来了三个挑战，其中两个是相互关联的。首先，芯片上的一些逻辑电路可能在短时间内具有高工作负载，因此，DUT会经历非常高的局部集中电流消耗区域，而不是看到电流均匀地分布在器件的整个焊球阵列上。局部集中的电流消耗导致了第二个挑战——局部集中散热区域，从而产生热点。使情况恶化的是，硅本身的加工操作需要额外的间歇电流，这增加了局部加热问题。
第三个挑战是，随着设备上的工作负载随时间变化，不仅在高电流水平下，而且在高di/dt速率下保持电压稳定性和电源完整性。随着功率的增加，这些挑战将变得越来越难以应对，目前的行业趋势表明，2027年每台设备的功耗将超过3千瓦。然而，随着功率和电流的增加，设备需要更严格的电压控制。
负载板与插座
到目前为止，半导体测试环境中电源完整性的驱动力取决于负载板制造商。客户要求更好的电源完整性，因此负载板供应商增加了更多的电源层和电容器，并优化了布线。但这方面的努力带来的回报正在减少。负载板供应商可能会反驳并建议更多地关注测试插座，但到目前为止，插座似乎还不是一个可行的改进目标。
图1显示了当今标准互连的局限性。如果测试仪电压参考位于互连的负载板侧，则插座引脚中的寄生损耗会降低控制和感测精度。如图所示，重新利用一些VDD和VSS引脚进行感测可能会有所帮助，但随着电流水平的增加，很少有足够的裕度来允许这种重新利用。
图1：插座测试仪侧有测试仪电压参考VSS Sense和VDD Sense，寄生损耗会降低电压控制
插座解决方案
Advantest公司生产负载板和插座，研究了改进电压传感和控制的方法，并开发了图1标准互连方法的替代方案。该公司已将VDD和VSS平面集成为测试插座内的导电层，如图2（顶部）所示，将它们放置在更靠近DUT的位置。这种方法可以扩展到添加多个电压轨，以实现对具有多个电压域的DUT的测试，如图2（底部）所示。通过这种方法，平面和迹线可以连接额外的VDD和VSS引脚，以在DUT覆盖区外建立开尔文连接，在这个位置，更有可能有空间容纳可以带回测试仪的额外焊盘。
图2：将VDD和VSS平面集成到测试插座中（顶部），开尔文连接可以放置在DUT封装外部（底部）
应该指出的是，增加带宽和奈奎斯特频率需要使用信号引脚周围具有导电屏蔽的同轴结构，该结构必须集成到插座中以满足近端串扰（NEXT）和远端串扰（FEXT）要求。此外，阻抗公差收紧，因此必须很好地控制阻抗。
图3显示了插座设计细节，左侧为接地路径和接地平面，右侧为VDD路径和VDD平面。该图还显示了DUT和测试接口单元（TIU）的接地和VDD连接以及相应的感测连接，以及高速I/O（HSIO）连接。请注意左侧HSIO引脚周围金属体的接地连接，该连接延伸到顶部的金属层，因为从引脚底部到顶部的全高屏蔽至关重要。在左侧和右侧，感测引脚都连接到DUT封装外部的负载板。
图3：在这个正在申请专利的设计中，接地路径以绿色（左）突出显示，而VDD路径以红色（右）突出显示
使用插座以提高电源完整性时，还有几个额外的考虑因素。插座的VDD和VSS平面在DUT附近增加了电容，并且可以添加额外的电容器，间隙电容有可能滤除电压纹波。
热挑战
标准互连也带来了热挑战。互连接触元件，如弹簧探针，通常不仅在电气上而且在热学上都是隔离的。它们对负载板的热传导较差，无法横向传播电流和热量以减轻热点。
然而，将VDD和VSS平面定位在插座中可以帮助电流和热量扩散以及精确的电压传感和控制。这些平面最有可能是铜，它既导热又导电，允许电源和接地电流在VDD和VSS平面上传播，增强了插座作为散热器的能力，并有助于散热。图4的温度等值线图比较有助于说明这种热扩散。在左侧，由于没有VDD和VSS平面，出现了一个明显的热点。在右侧，VDD和VSS平面的热点已经消散。
图4：标准互连往往是隔热的，可能会导致热点（左），但集成VDD和VSS平面可以减少热点（右）
一个问题是，为什么不简单地使用弹性体互连——弹性体通常具有低电感和接触电阻，从而最大限度地减少寄生损耗。然而，它们不是热的良导体，使用弹性体时，电流不能横向传播。此外，将去耦电容器与弹性体互连结合可能很困难，电压测量和控制可能会受到影响。最后，使用弹性体而不是同轴结构时，串扰会限制带宽，特别是在大间距器件的情况下。
结论
随着针对高性能计算和人工智能应用进行优化的半导体器件的出现，快速增长的功率传输要求带来了重大挑战。从电源完整性的角度来看，许多负载板设计几乎已经完全优化，因此人们的注意力转向了测试插座。构建一个具有集成VDD和VSS平面和其他电路的插座可以缓解几个挑战：它可以在不牺牲引脚的情况下在DUT附近进行电压感测，它可以在互连的整个长度上保持同轴屏蔽，它可以将电流和热量从局部热点扩散出去，并且可以添加嵌入式电容以进一步缓解瞬态。Advantest目前正在完善这种方法，并正在寻找合作伙伴为其AI和HPC设备构建和评估解决方案。
www.advantest.com
推荐行业新闻更多
