使用更少的并联MOSFET来满足热需求
日期：2025-05-19
演示Nexperia的100V功率MOSFET如何减少并联所需的MOSFET数量，同时保持强大的热性能
作者：Nexperia公司Christopher Liu、Aanas Sayed和Aniket Kulkarni
当今的汽车和工业应用面临着日益增长的性能需求。电动汽车（EV）和轻型电动汽车（LEV）的逆变器、无刷直流电机、DC-DC转换器、电源开关和电池管理系统等电力应用很容易消耗几千瓦，这可能会导致单个分立硅MOSFET超出其能力运行。这通常需要以并联配置连接多个设备，以有效地处理这些应用的高电流需求。这种方法有助于防止温度显著升高，并保持正常的操作条件。然而，虽然总体上有效，但它确实存在某些缺点。
本文探讨了这些挑战，并演示了Nexperia的100V功率MOSFET（装在CCPAK1212封装中）如何减少并联所需的MOSFET数量，以管理耗电应用的高电流需求，同时保持强大的热性能。
并联电源开关时的注意事项
与并联连接多个MOSFET相关的第一个缺点是，它可能会导致器件之间的电流分配不均。这是由于单个设备之间的RDS（on）和其他动态参数的变化，这意味着一些设备最终比其他设备携带更多的电流，因此会经历更高的加热水平。随着时间的推移，这可能会导致性能和可靠性问题。
另一个问题涉及由于单个MOSFET的阈值电压（VGSTH）的微小差异而导致的开关时间不相等，这可能会导致效率降低。这些变化可归因于硅制造过程中出现的小但不可避免的公差。这种方法的另一个显著缺点是应用所需的材料清单和PCB空间增加。对于电力电子设计工程师来说，在不损害应用程序整体热性能的情况下，最大限度地减少这些问题的影响是一个关键目标。
与并联连接多个MOSFET相关的第一个缺点是，它可能会导致器件之间的电流分配不均。这是由于单个设备之间的RDS(on)和其他动态参数的变化，这意味着一些设备最终比其他设备携带更多的电流，因此会经历更高的加热水平。随着时间的推移，这可能会导致性能和可靠性问题。
另一个问题涉及由于单个MOSFET的阈值电压（VGSTH）的微小差异而导致的开关时间不相等，这可能会导致效率降低。这些变化可归因于硅制造过程中出现的小但不可避免的公差。这种方法的另一个显著缺点是应用所需的材料清单和PCB空间增加。对于电力电子设计工程师来说，在不损害应用程序整体热性能的情况下，最大限度地减少这些问题的影响是一个关键目标。
不同封装中并联MOSFET的比较
Nexperia对六个并联的100 V 3.5 mΩ D2PAK封装MOSFET（来自另一家制造商）进行了热模拟，这些MOSFET在典型的高功率48 V应用中作为负载开关运行，需要在120°C的高温下处理连续的50 a负载电流（图1）。
.jpg)
图1：六个D2PAK MOSFET，总占地面积为1107 mm2
本研究的目的是将这种六个开关的并联布置的热性能与仅使用两个并联连接的Nexperia新型100 V CCPAK1212 MOSFET实现的相同应用的热性能进行比较，其总占地面积仅为351 mm2（图2）。
.jpg)
图2：两个CCPAK1212 MOSFET，总占地面积为351mm2
为了能够计算每种封装类型的实际I2R传导损耗，使用了D2PAK和CCPAK1212 MOSFET在150°C下的RDS(on)的指定值。在这个温度下，两个并联CCPAK的总电阻几乎与D2PAK封装中的六个并联MOSFET的总电阻相同。假设器件之间的电流分配相等（总电流为50A），每个CCPAK1212 MOSFET导通25A，而每个D2PAK导通8.33A（表1）。这些数字被用作对每种设备类型进行热模拟的基础。
.jpg)
这些模拟基于真实的PCB设置（图3），使用70 mm x 50 mm和1.6 mm厚的两层FR-4 PCB，放置在3 mm厚的铝板上，面积相同。PCB板用导热系数为5W/mK的1mm厚热界面材料隔开。
.jpg)
图3：热模拟基于每种设备类型的真实PCB设置
对于堆叠，顶部铜平面使用推荐的焊料足迹，没有额外的迹线，器件之间的间距为1mm，而底部平面是一个完整的铜孔，因为在这两种情况下，接地都在顶部和底部通过热通孔连接，以提高散热性。最后，漏极和源极网络被电隔离。
热性能模拟结果
热模拟的结果（图4）显示，每个CCPAK1212开关的结温和等效PCB温度都与六个并联的D2PAK相当，同时将电路板空间减少了68%。
.jpg)
图4：两个并联的CCPAK1212开关在较小的面积内提供等效的热性能
这些开关的卓越热性能（图5）可归因于CCPAK1212封装提供的大型硅管芯和大型铜夹引线框架。
.png)
图5：器件结温的模拟瞬态响应
与使用键合线的封装相比，铜夹的更大面积提供了更好的电流扩散，并降低了形成热点的可能性。这为设备提供了更高的最大工作电流ID(max)、更大的安全工作区域（SOA）和更高的Eas。此外，铜夹的电阻率比铝键合线低约40%，从而提供较低的电阻RDS(on)和热阻（Rth(j-mb)）。实心铜夹和三个并联的源极引脚提供了较低的电感（nH），能够通过源极引脚散热，使焊接更容易，并有助于提高板级可靠性。通过源引脚散热的能力也有助于降低热阻。
CCPAK1212的应用优势
CCPAK1212的创新铜夹设计使该封装中的MOSFET能够提供高电流传导，同时降低寄生电感和优异的热性能。这些特性使其成为电机控制、电源和可再生能源系统等耗电应用的理想选择。顶侧（TSC）和底侧冷却（BSC）选项的可用性为工程师提供了热提取技术的选择，这在由于其他组件的敏感性而无法通过PCB散热的应用中很有帮助。
除了80 V和100 V功率MOSFET外，Nexperia还在CCPAK1212中提供特定应用的MOSFET（ASFET）。这些设备针对日益强大的人工智能（AI）服务器中的热插拔功能，具有增强的安全操作区域（SOA），可在线性模式转换期间提供卓越的热稳定性。Nexperia的所有CCPAK1212 MOSFET和ASFET都经过JEDEC注册，并得到Nexperia交互式数据表的支持，使设计人员能够将这些器件无缝集成到他们的设计中。
总结
Nexperia的CCPAK1212封装MOSFET旨在满足下一代大功率汽车和工业应用的热需求。本文展示了与D2PAK封装中的MOSFET相比，它们如何在不影响电力电子应用热性能的情况下减少并联连接的MOSFET数量。减少并联设备的数量提供了几个设计优势，包括减轻制造公差对均流和开关时间的影响。此外，使用更少的设备也有助于简化驱动电路要求，同时显著减少所需的电路板空间和相关的物料清单。
www.nexperia.com
作者：Nexperia公司Christopher Liu、Aanas Sayed和Aniket Kulkarni
当今的汽车和工业应用面临着日益增长的性能需求。电动汽车（EV）和轻型电动汽车（LEV）的逆变器、无刷直流电机、DC-DC转换器、电源开关和电池管理系统等电力应用很容易消耗几千瓦，这可能会导致单个分立硅MOSFET超出其能力运行。这通常需要以并联配置连接多个设备，以有效地处理这些应用的高电流需求。这种方法有助于防止温度显著升高，并保持正常的操作条件。然而，虽然总体上有效，但它确实存在某些缺点。
本文探讨了这些挑战，并演示了Nexperia的100V功率MOSFET（装在CCPAK1212封装中）如何减少并联所需的MOSFET数量，以管理耗电应用的高电流需求，同时保持强大的热性能。
并联电源开关时的注意事项
与并联连接多个MOSFET相关的第一个缺点是，它可能会导致器件之间的电流分配不均。这是由于单个设备之间的RDS（on）和其他动态参数的变化，这意味着一些设备最终比其他设备携带更多的电流，因此会经历更高的加热水平。随着时间的推移，这可能会导致性能和可靠性问题。
另一个问题涉及由于单个MOSFET的阈值电压（VGSTH）的微小差异而导致的开关时间不相等，这可能会导致效率降低。这些变化可归因于硅制造过程中出现的小但不可避免的公差。这种方法的另一个显著缺点是应用所需的材料清单和PCB空间增加。对于电力电子设计工程师来说，在不损害应用程序整体热性能的情况下，最大限度地减少这些问题的影响是一个关键目标。
与并联连接多个MOSFET相关的第一个缺点是，它可能会导致器件之间的电流分配不均。这是由于单个设备之间的RDS(on)和其他动态参数的变化，这意味着一些设备最终比其他设备携带更多的电流，因此会经历更高的加热水平。随着时间的推移，这可能会导致性能和可靠性问题。
另一个问题涉及由于单个MOSFET的阈值电压（VGSTH）的微小差异而导致的开关时间不相等，这可能会导致效率降低。这些变化可归因于硅制造过程中出现的小但不可避免的公差。这种方法的另一个显著缺点是应用所需的材料清单和PCB空间增加。对于电力电子设计工程师来说，在不损害应用程序整体热性能的情况下，最大限度地减少这些问题的影响是一个关键目标。
不同封装中并联MOSFET的比较
Nexperia对六个并联的100 V 3.5 mΩ D2PAK封装MOSFET（来自另一家制造商）进行了热模拟，这些MOSFET在典型的高功率48 V应用中作为负载开关运行，需要在120°C的高温下处理连续的50 a负载电流（图1）。
图1：六个D2PAK MOSFET，总占地面积为1107 mm2
本研究的目的是将这种六个开关的并联布置的热性能与仅使用两个并联连接的Nexperia新型100 V CCPAK1212 MOSFET实现的相同应用的热性能进行比较，其总占地面积仅为351 mm2（图2）。
图2：两个CCPAK1212 MOSFET，总占地面积为351mm2
为了能够计算每种封装类型的实际I2R传导损耗，使用了D2PAK和CCPAK1212 MOSFET在150°C下的RDS(on)的指定值。在这个温度下，两个并联CCPAK的总电阻几乎与D2PAK封装中的六个并联MOSFET的总电阻相同。假设器件之间的电流分配相等（总电流为50A），每个CCPAK1212 MOSFET导通25A，而每个D2PAK导通8.33A（表1）。这些数字被用作对每种设备类型进行热模拟的基础。
这些模拟基于真实的PCB设置（图3），使用70 mm x 50 mm和1.6 mm厚的两层FR-4 PCB，放置在3 mm厚的铝板上，面积相同。PCB板用导热系数为5W/mK的1mm厚热界面材料隔开。
图3：热模拟基于每种设备类型的真实PCB设置
对于堆叠，顶部铜平面使用推荐的焊料足迹，没有额外的迹线，器件之间的间距为1mm，而底部平面是一个完整的铜孔，因为在这两种情况下，接地都在顶部和底部通过热通孔连接，以提高散热性。最后，漏极和源极网络被电隔离。
热性能模拟结果
热模拟的结果（图4）显示，每个CCPAK1212开关的结温和等效PCB温度都与六个并联的D2PAK相当，同时将电路板空间减少了68%。
图4：两个并联的CCPAK1212开关在较小的面积内提供等效的热性能
这些开关的卓越热性能（图5）可归因于CCPAK1212封装提供的大型硅管芯和大型铜夹引线框架。
图5：器件结温的模拟瞬态响应
与使用键合线的封装相比，铜夹的更大面积提供了更好的电流扩散，并降低了形成热点的可能性。这为设备提供了更高的最大工作电流ID(max)、更大的安全工作区域（SOA）和更高的Eas。此外，铜夹的电阻率比铝键合线低约40%，从而提供较低的电阻RDS(on)和热阻（Rth(j-mb)）。实心铜夹和三个并联的源极引脚提供了较低的电感（nH），能够通过源极引脚散热，使焊接更容易，并有助于提高板级可靠性。通过源引脚散热的能力也有助于降低热阻。
CCPAK1212的应用优势
CCPAK1212的创新铜夹设计使该封装中的MOSFET能够提供高电流传导，同时降低寄生电感和优异的热性能。这些特性使其成为电机控制、电源和可再生能源系统等耗电应用的理想选择。顶侧（TSC）和底侧冷却（BSC）选项的可用性为工程师提供了热提取技术的选择，这在由于其他组件的敏感性而无法通过PCB散热的应用中很有帮助。
除了80 V和100 V功率MOSFET外，Nexperia还在CCPAK1212中提供特定应用的MOSFET（ASFET）。这些设备针对日益强大的人工智能（AI）服务器中的热插拔功能，具有增强的安全操作区域（SOA），可在线性模式转换期间提供卓越的热稳定性。Nexperia的所有CCPAK1212 MOSFET和ASFET都经过JEDEC注册，并得到Nexperia交互式数据表的支持，使设计人员能够将这些器件无缝集成到他们的设计中。
总结
Nexperia的CCPAK1212封装MOSFET旨在满足下一代大功率汽车和工业应用的热需求。本文展示了与D2PAK封装中的MOSFET相比，它们如何在不影响电力电子应用热性能的情况下减少并联连接的MOSFET数量。减少并联设备的数量提供了几个设计优势，包括减轻制造公差对均流和开关时间的影响。此外，使用更少的设备也有助于简化驱动电路要求，同时显著减少所需的电路板空间和相关的物料清单。
www.nexperia.com
推荐行业新闻更多
